PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-040481

(43)Date of publication of application: 06.02.2002

(51)Int.CI.

GO2F 1/1368 G₀₂F 1/1343 GO9F 9/00 9/30 GO9F H01L 29/786

(21)Application number: 2000-222318

(71)Applicant: INTERNATL BUSINESS MACH

CORP (IBM>

(22)Date of filing:

24.07.2000

(72)Inventor: TAKASUGI CHIKATOMO


IIYORI HIDEO

(54) DISPLAY DEVICE AND ITS MANUFACTURING METHOD, AND WIRING BOARD

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a liquid crystal display device which can prevent wires from shortcircuiting to each other.

SOLUTION: A TFT(Thin Film Transistor) array substrate has a dummy signal line 36 as a short-circuit wire so as to prevent a short circuit due to electrostatic destruction to a gate line as a low-layer wire. The dummy signal line 36 is formed in the outer peripheral area 32 of the TFT array substrate. This dummy signal line 36 has a three-layered structure of a silicon lower layer, an ITO(Indium Tin Oxide) intermediate layer, and an aluminum(Al) upper layer from below. The silicon layer formed as one continuous wire as well as the Al layer are etched simultaneously when the Al layer is patterned, so that the silicon layer is electrically broken between gate lines. The dummy wire is broken after formed, so even if the dummy wire and ≥2 gate lines are short-circuited, there is no short circuit between the gate lines.



Best Available Copy

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-40481

(P2002-40481A)

(43)公開日 平成14年2月6日(2002.2.6)

| (51) Int.Cl.' | | 戰別配号 | | F 1 | | | | 7 | 一73~1 (多考) | |
|---------------|--------|-----------------------------|------|--------------------|----------------------|--------|-----|----------|------------|--|
| G02F | 1/1368 | | | G 0 | 2 F | 1/1343 | | | 2H092 | |
| | 1/1343 | | | G 0 | 9 F | 9/00 | | 309Z | 5 C 0 9 4 | |
| G09F | 9/00 | 309 | | | | | | 338 | 5 F 1 1 0 | |
| | | 3 3 8 | | | | 9/30 | | 3 3 0 Z | 5 G 4 3 5 | |
| | 9/30 | 3 3 0 | | G 0 | 2 F | 1/136 | | 500 | | |
| | | | 審查請求 | 未請求 | 諸家 | 項の数13 | OL | (全 10 頁) | 最終頁に続く | |
| (21)出願番号 | | 特顧2000-222318(P2000-222318) | | (71) 出願人 390009531 | | | | | | |
| | | | | | | インタ・ | ーナシ | ョナル・ビジ | ネス・マシーン | |
| (22)出顧日 | | 平成12年7月24日(2000.7.24) | | ズ・コーポレーション | | | | | | |
| | | | | | | INT | ERN | ATIONA | L BUSIN | |
| | | | | | | ESS | МА | SCHINE | S CORPO | |
| | | | | | | RAT | ION | | | |
| | | | | | アメリカ合衆国10504、ニューヨーク州 | | | | | |
| | | | | | | アーモ | ンク | (番地なし) | | |

(72)発明者 高杉 親知 神奈川県大利

神奈川県大和市下鶴間1623番地14 日本ア

イ・ピー・エム株式会社 大和事業所内

(74)代理人 100086243

弁理士 坂口 博 (外2名)


最終頁に続く

(54) 【発明の名称】 表示装置、その製造方法、及び配線基板

(57)【要約】

【課題】 配線間の短絡を防止することができる、液晶表示装置を得る。

【解決手段】 TFT (Thin Film Transistor) アレイ基板は、上層配線である信号線33と、下層配線であるだっト線34との間の静電破壊による短絡を防止するために、短絡配線であるダミー信号線36を有する。ダミー信号線36は、TFTアレイ基板の外周領域32に形成される。このダミー信号線36は、下層から、シリコン下層、ITO (Indium Tin Oxide) 中間層、そして、アルミニウム(AI)上層の3層構造を有している。シリコン層は、その形成時には1本の連続配線として形成されるが、AI層がパターン形成されるときにAI層と同時にエッチングされて、各ゲート線の間で電気的に断線される。ダミー配線が形成後に断線されるので、ダミー配線と2本以上のゲート線とが短絡した場合も、ゲート線間で短絡しない。



Best Available Copy

【特許請求の範囲】

【請求項1】マトリックス状に配置された複数の副画素 部から構成される表示領域を有する表示装置の製造方法 であって、

基板上に、前記複数の副画素部に電気信号を送る複数の 下層配線を形成するステップと、

前記複数の下層配線の上に、絶縁層を形成するステップ Ł.

前記絶縁層の上に、前記複数の副画素部に電気信号を送 て、前記表示領域の外側の短絡配線とを形成するステッ プと、

前記短絡配線の全部を削除し、もしくは、一部を削除し て前記短絡配線を電気的に断線するステップと、を有す る表示装置の製造方法。

【請求項2】前記短絡配線は、前記上層配線と同時に形 成され、前記上層配線がエッチングされるときに削除さ れる、請求項1に記載の表示装置の製造方法。

【請求項3】前記短絡配線は複数層を有し、

前記削除するステップは、前記短絡配線の上層をエッチ 20 と、を有し、 ングするときに、その下層の一部削除して電気的に断線 させる、請求項1に記載の製造方法。

【請求項4】前記短絡配線は前記上層配線と同一の組成 を有する、請求項1に記載の製造方法。

【請求項5】前記短絡配線は、前記上層配線とほぼ同 じ、もしくは、それ以上の容量を有することを特徴とす る、請求項1に記載の製造方法。

【請求項6】前記下層配線は、前記副画素部に形成され たTFTのゲートに接続されたゲート線であり、

前記上層配線は、前記TFTのソース/ドレイン電極に 30 接続された信号線であり、

前記短絡配線は、前記信号線と同一の組成を有し、前記 信号線と同時に形成され、

前記信号線と短絡配線とは、Si下層とAI上層を有し、前 記Si下層は前記A1上層をエッチングする時に断線され

請求項1 に記載の製造方法。

【請求項7】前記信号線と前記短絡配線とは、さらに、 前記Si下層とAI上層との間にITO中間層を有し、

前記ITO中間層は、複数の配線に分離して形成され、 前記Si下層は、前記ITO中間層の分離部から露出した部 分で断線される、請求項6に記載の製造方法。

【請求項8】マトリックス状に配置された複数の副画素 部から構成される表示領域を有する表示装置の製造方法 であって、

基板上に、前記複数の副画素部に電気信号を送る複数の 下層配線を形成するステップと、

前記複数の下層配線の上に、絶縁層を形成するステップ と、

前記絶縁層の上に、前記複数の副画素部に電気信号を送 50 前記短絡配線は、形成された後に電気的に断線されてい

る複数の上層配線と、短絡配線と、を形成するステップ と、

前記短絡配線を全て削除し、もしくは一部削除して電気 的に断線するステップと、を有し、

前記短絡配線と前記下層配線との間の絶縁破壊による短 絡は、前記上層配線と前記下層配線との間、もしくは、 前記下層配線間よりも起とし易い、

表示装置の製造方法。

【請求項9】マトリックス状に配置された複数の副画素 る複数の上層配線と、前記複数の上層配線の外側であっ 10 部から構成される表示領域を有する、表示装置であっ て、

基板と、

前記基板上に形成され、前記複数の副画素部に電気信号 を送る複数の下層配線と、

前記複数の下層配線の上に形成された、絶縁層と、

前記絶縁層の上に形成され、前記複数の副画素部に電気 信号を送る複数の上層配線と、

前記絶縁層の上に形成され、前記複数の上層配線の外側 であって、前記表示領域の外側に形成された、短絡配線

前記短絡配線は、形成された後に全部を削除され、もし くは一部を削除されて電気的に断線されている、表示装

【請求項10】前記短絡配線は前記上層配線と同一の組 成を有する、請求項9に記載の表示装置。

【請求項11】前記短絡配線は、前記上層配線とほぼ同 じ、もしくは、それ以上の容量を有することを特徴とす る、請求項9に記載の表示装置。

【請求項12】基板上に形成された複数の下層配線と、 前記下層配線の上に形成された絶縁層と、

前記絶縁層の上に形成された複数の上層配線と、

前記絶縁層の上に形成され、前記下層配線と前記絶縁層 を介して短絡するととにより、前記上層もしくは下層配 線間の短絡を抑制する、短絡配線と、を有し、

前記短絡配線は、形成された後に全部を削除され、もし くは一部を削除されて電気的に断線される、

40 て、

基板と、

【請求項13】マトリックス状に配置された複数の副画 素部から構成される表示領域を有する、表示装置であっ

前記基板の上に形成され、前記複数の副画素部に電気信 号を送る複数の下層配線と、

前記複数の下層配線の上に形成された、絶縁層と、 前記絶縁層の上に形成され、前記複数の副画素部に電気

前記絶縁層の上に形成された、短絡配線と、を有し、 前記短絡配線は、前記下層配線と前記絶縁層を通って短 絡し、

信号を送る複数の上層配線と、

配線基板。

る、表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、表示装置、その 製造方法、及び配線基板に関するものであり、特に、他 の配線と短絡することにより、配線間の静電破壊による 短絡を抑制する短絡配線を有する、表示装置、その製造 方法、及び配線基板に関する。

3

[0002]

【従来の技術】バーソナル・コンピュータ、その他各種 10 モニタ用の画像表示装置として、液晶表示装置(LCD)の普及は目覚しいものがある。液晶表示装置は、一般に、駆動回路を備えた液晶表示パネルと、その背面に配置されたバックライトユニットを有する。表示パネルは、その透過光を制御することにより、画像表示を行う。表示パネルは、マトリックス状に配置された複数の副画素部から構成される表示領域部と、その外周に形成された外周領域部を有している。液晶表示装置の中で、各副画素部がTFT(Thin Film Transistor)やMIM(Metal Insulator Metal)等のスイッチング素子を有 20 する、アクティブ・マトリックスLCDがある。

【0003】アクティブ・マトリックスLCDは、微妙な階調表示が可能であり、高コントラストであることから、高精細な表示装置、やカラーLCDに広く採用されている。カラーLCDは、通常、スイッチング素子や画素電極がアレー状に形成されたアレイ基板と、カラーフィルタを有するカラーフィルタ基板との間に、液晶を封入することによって、形成されている。カラーLCDにおいては、副画素部毎にRGBのカラーフィルタを有し、各副画素部からの光量を制御することによってカラー表示を行う。RGB3つの副画素部により、一つの画素部を形成する。尚、モノクロのLCDにおいては、各副画素部が画素部に相当する。

【0004】図1は、スイッチング素子としてTFTを有する副画素部の概略を示す構成図である。副画素部は、TFT基板側に形成されたもののみを示している。図1は、ボトムゲート型のTFTであり、半導体として、アモルファス・シリコン(a-Si)を用いている。この他に、半導体としてボリシリコンを用いたものや、トップゲート型のTFT等が存在する。ボトムゲートとは、TFTのゲートが、ドレイン/ソースよりも下層に配置されているTFTである。

【0005】図において、11はスイッチング素子としてのTFT、12はゲート電極、13はゲート絶縁層、14はアモルファス・シリコン (a-Si) 層である。15はa-Si層と電極とのオーミック接触を改善するオーミック層、16はソース電極、17はドレイン電極、18は液晶に電界を加える画素電極である。オーミック層15は、ドナーとしてのリンやひ素がドープされている。ゲート電極12はゲート線19を介して、Y軸側ドライバ

IC(不図示)に接続され、ソース電極16は信号線20を介してX軸側のドライバIC(不図示)に接続されている。尚、TFT11は交流駆動されるため、ソース電極16とドレイン電極17は時間的に逆になる。

【0006】動作を説明する。Y軸ドライバICより、ゲート線19を介して、各ゲート電極12に信号が送られる。この信号によって、TFT11のゲート電圧を操作し、TFT11のON/OFFを行う。又、X軸ドライバICより、信号線20を介してソース電極16へ信号が送られる。ソース電極16からドレイン電極17への信号の伝達の有無は、ゲート電極12によって制御される。ドレイン電極17への信号電圧の大きさは、X軸ドライバICからソース電極16へ信号電圧値を変化させることにより制御する。ドレイン電極17から信号電圧を送られた画素電極18は、対向基板に形成されている共通電極(不図示)との間において、液晶に電圧を印加する。液晶に印加される電圧を変化させることにより、階調表示を行うことができる。

【0007】図2は、TFTアレイ基板の概略を示す構20 成図である。図に於いて、21は表示領域部、22は外周領域部である。23は信号線、24はゲート線、25はショートリングである。TFT基板の製造においては、21表示領域部の外側にショートリングと呼ばれる配線25が形成される。ショートリングは、アクティブ・マトリックス配線における静電破壊を防ぐために、各信号線及びゲート線の終端どうしを、ショートさせた配線である。

【0008】しかし、ショートリング25は、ゲート線24と信号線23とが完成された後に機能する。そのため、特に信号線23が複数の層を有する場合に、信号線23の最上層が付着される前に信号線23とゲート線24との間で短絡を起こしてしまう問題があった。又、特に静電破壊は、表示領域21における最も外側の信号線と、その下のゲート線との間で頻繁に起こることが知られていた。これは、基板搬送時に、基板端をつかんだり、基板端が装置に接触したりするので、静電破壊の原因となる電荷が基板端に蓄積しやすい。そのため、外側の導体間の静電破壊が起き易いと考えられている。

【0009】とのような、信号線完成前の静電破壊を防40 止する手段として、外周領域にダミーの信号線を形成することが行われている。これは、表示領域内の最も外側の信号線のさらに外側に、電気的に浮いた状態で形成された配線である。このダミー配線は信号線と同じ構成を有し、信号線の形成と同時に形成される。このようなダミー信号線を形成することにより、ゲート線との静電破壊による短絡はダミー線との間で起こるので、信号線とゲート線との短絡による欠陥を防ぐことができる。

液晶に電界を加える画素電極である。オーミック層15 【0010】しかし、とのようにダミー線を形成した場は、ドナーとしてのリンやひ素がドープされている。ゲ 合でも、ダミー線が2本以上のゲート線と短絡を起こすート電極12はゲート線19を介して、Y軸側ドライバ 50 という問題があった。とのように、2個所以上で短絡し

40

た場合は、2本のゲート線が電気的に接続されてしまう ので、ゲート線間短絡という欠陥となる。このように、 ゲート線間での短絡を防止するために、各ゲート線の間 でダミー線を切断しておくことが考えられる。しかし、 このようにダミー線を断線させると、切断された各ダミ -線の容量が小さくなるため、ダミー線とゲート線の間 ではなく、最外側の信号線とゲート線とが静電破壊を起 こしてしまうという問題があった。

[0011]

【発明が解決しようとする課題】本発明は、上記のよう な課題を解決することを目的とするものであり、配線間 の短絡を防止することができる、表示装置、その製造方 法、及び配線基板を得ることである。本発明の他の目的 は、ダミー線と2本以上の他の配線とが短絡した場合 も、他の配線間で短絡しないようにすることができる、 表示装置、その製造方法、及び配線基板を得ることであ る。本発明の他の目的は、ダミー配線と他の2本以上の 他配線とが短絡した場合も、他の配線間で短絡しないよ うにすると同時に、ダミー配線での短絡の起き易さを維 持することができる、表示装置、その製造方法、及び配 20 線基板を得ることである。

[0012]

【課題を解決するための手段】本発明の第一態様を、表 示装置の製造方法として捉えれば、マトリックス状に配 置された複数の副画素部から構成される表示領域を有す るであって、基板上に、複数の副画素部に電気信号を送 る複数の下層配線を形成するステップと、複数の下層配 線の上に、絶縁層を形成するステップと、絶縁層の上 に、複数の副画素部に電気信号を送る複数の上層配線 と、複数の上層配線の外側であって、表示領域の外側の 30 短絡配線とを形成するステップと、短絡配線の全部を削 除し、もしくは、一部を削除して短絡配線を電気的に断 線するステップと、を有するものである。例えば、液晶 ディスプレイにおいては、表示装置とは、2つの基板間 に液晶を封入した液晶セル、液晶セルにドライバICが 実装されたもの、及び、バックライト等の他の装置が実 装された液晶ディスプレイ等の全てを含むものである。 尚、短絡配線は、上層配線と同時に形成され、上層配線 がエッチングされるときに削除される、ようにすること が可能である。

【0013】好ましくは、短絡配線は複数層を有し、削 除するステップは、短絡配線の上層をエッチングすると きに、その下層の一部削除して電気的に断線させること が好ましい。また、好ましくは、短絡配線は上層配線と 同一の組成を有する。同一の組成を有するとは、同じ材 料から形成された層を同一数有することを意味し、その 構造が同じことを意味するものではない。あるいは、短 絡配線は、上層配線とほぼ同じ、もしくは、それ以上の 容量を有することことが好ましい。

のゲートに接続されたゲート線であり、上層配線は、T FTのソース/ドレイン電極に接続された信号線であ り、短絡配線は、信号線と同一の組成を有し、信号線と 同時に形成され、信号線と短絡配線とは、Si下層とAI上 層を有し、Si下層は前記A1上層をエッチングする時に断 線される、ことが可能である。信号線と短絡配線とは、 さらに、前記Si下層とAI上層との間にITO中間層を有 し、ITO中間層は、複数の配線に分離して形成され、Si 下層は、ITO中間層の分離部から露出した部分で断線さ れるようにすることも可能である。

【0015】本発明の他の態様を、表示装置の製造方法 として捉えれば、マトリックス状に配置された複数の副 画素部から構成される表示領域を有する表示装置の製造 方法であって、基板上に、複数の副画素部に電気信号を 送る複数の下層配線を形成するステップと、複数の下層 配線の上に、絶縁層を形成するステップと、絶縁層の上 に、複数の副画素部に電気信号を送る複数の上層配線 と、短絡配線と、を形成するステップと、短絡配線を全 て削除し、もしくは一部削除して電気的に断線するステ ップと、を有し、短絡配線と下層配線との間の絶縁破壊 による短絡は、上層配線と下層配線との間、もしくは、 下層配線関よりも起とし易い、ものである。

【0016】本発明の他の態様を表示装置として捉えれ ば、マトリックス状に配置された複数の副画素部から構 成される表示領域を有する表示装置、であって、基板 と、基板上に形成され、複数の副画素部に電気信号を送 る複数の下層配線と、複数の下層配線の上に形成され た、絶縁層と、絶縁層の上に形成され、複数の副画素部 に電気信号を送る複数の上層配線と、絶縁層の上に形成 され、複数の上層配線の外側であって、表示領域の外側 に形成された、短絡配線と、を有し、短絡配線は、形成 された後に全部を削除され、もしくは一部を削除されて 電気的に断線されている、ものである。

【0017】本発明の他の態様を配線基板として捉えれ ば、基板上に形成された複数の下層配線と、下層配線の 上に形成された絶縁層と、絶縁層の上に形成された複数 の上層配線と、絶縁層の上に形成され、下層配線と絶縁 層を介して短絡することにより、上層もしくは下層配線 間の短絡を抑制する、短絡配線と、を有し、短絡配線 は、形成された後に全部を削除され、もしくは一部を削 除されて電気的に断線される、ものである。

【0018】本発明の他の態様を表示装置として捉えれ ば、マトリックス状に配置された複数の副画素部から構 成される表示領域を有する、表示装置であって、基板 と、基板の上に形成され、複数の副画素部に電気信号を 送る複数の下層配線と、複数の下層配線の上に形成され た、絶縁層と、絶縁層の上に形成され、複数の副画素部 に電気信号を送る複数の上層配線と、絶縁層の上に形成 された、短絡配線と、を有し、短絡配線は、下層配線と 【0014】下層配線は、副画素部に形成されたTFT 50 絶縁層を通って短絡し、短絡配線は、形成された後に電

(5)

10

気的に断線されている、ものである。

[0019]

【発明の実施の形態】実施の形態 1. 以下に、本発明の 実施形態を、図を用いて説明する。各図は実施の形態を 説明するためのものであり、その寸法や形状は、現実の 装置、方法を必ずしも正確に反映するものではない。

【0020】本実施形態におけるTFT (Thin Film Tr ansistor) アレイ基板は、上層配線である信号線と、下 層配線であるゲート線との間の静電破壊による短絡を防 止するために、短絡配線であるダミー信号線を有する。 ダミー信号線は、TFTアレイ基板の外周領域に形成さ れる。このダミー信号線は、下層から、シリコン下層、 ITO (Indium Tin Oxide) 中間層、そして、アルミニ ウム(A1)上層の3層構造を有している。シリコン層 は、その形成時には1本の連続配線として形成される が、AI層がパターン形成されるときにAI層と同時にエッ チングされて、各ゲート線の間で電気的に断線される。 尚、断線とは、連続して形成された配線部の一部を削除 して分離部を形成することをいい、予め分離して形成さ れた配線を含むものではない。

【0021】図3は、本実施の形態における、TFTア レイ基板の概略を示す構成図である。図は、配線パター ンが形成された後のTFTアレイ基板である。図におい て、31はマトリックス状に配置された副画素部から構 成される表示領域部、33はTFTのソース電極に信号 を送る信号線、34はTFTのゲート電極に信号を送る ゲート線である。32は表示領域部31の外側の外周領 域部、35はショートリング、そして、36ダミー信号 線である。ショートリング35とダミー配線36は、外 周領域部32に形成されている。ダミー配線36は、表 示領域部31内における信号線の内、最も外側にある信 号線の外側に形成されることになる。本形態において は、表示領域部31の両側部の外側に、それぞれ形成さ れている。表示領域部31内の構成は、従来技術におけ るTFTアレイ配線と同様であり、詳細な説明を省略す る。尚、カラーLCDにおいては、副画素部毎にRGB のカラーフィルタを有し、各副画素部からの光量を制御 することによってカラー表示を行う。RGB3つの副画 素部により、一つの画素部を形成する。尚、モノクロの LCDにおいては、各副画素部が画素部に相当する。 【0022】図4は、ショートリングの構成を示す回路 図である。各ゲート線と信号線とは、それぞれが、1つ のショートリングに接続され、各ショートリングは、コ モン配線に接続されている。ショートリングは、2つの TFTから構成されており、2つの端子を有している。 一方の端子には、ゲートもしくは信号線が接続され、も う一方の端子はコモン配線に接続される。ゲート線/信 号線は、第1のTFTのゲートとソース/ドレインにの 一端に接続され、第2のTFTのソース/ドレインの一 端に接続されている。

【0023】コモン配線は、第2のTFTのゲートとソ ース/ドレインの一端に接続され、さらに、第1のTF Tのソース/ドレインの一端に接続されている。信号線 が完成した後は、信号線とゲート線とはこのショートリ ングに接続されているために、静電破壊による短絡が抑 止される。高電圧がかかるときは、TFTがONになる ので低抵抗にあり、電圧が低いときはTFTがOFFな ので、高抵抗になる。通常の使用は5 V程度なので、高 抵抗で支障はない。

【0024】ゲート線34はアルミニウムで構成されて いる。信号線33は、下層から、シリコン層、ITO (Indium Tin Oxide)層、そしてアルミニウム層で構 成されている。シリコン層は、下層のa-Si層と、その上 層のn+a-Si層から構成されている。ダミー信号線36は 信号線33と同じ組成を有し、信号線33と同時に形成 される。図9-Bは、最終的なダミー線36の構造を示 す断面図である。ダミー信号線は、シリコン層66、 I TO層68、そして、A1層93、94の3層構造を有 している。シリコン層66は、a-Si層とn+a-Siオーミッ 20 ク層の2層で形成されている。酸化シリコン層67は、 ガラス基板上の全面に付着されている。最終的なダミー 線は、ゲート線53の間で、3層全てが分離した状態に なっている。

【0025】本形態における、TFTアレイ基板の製造 方法について説明する。説明は、ボトムゲート型(逆ス タガ型)のTFTを有するTFTアレイ配線について行 う。従って、ゲート電極及びゲート線が下層に形成さ れ、その上に絶縁層が堆積される。この絶縁層の上にソ ース/ドレイン電極、及び、信号線が配置される。半導 30 体としてa-Siが使用されている。各配線及び絶縁膜の形 成は、材料の堆積、フォトリソグラフィ処理、エッチン グ処理によって形成される。材料の堆積は、スパッタ法 や真空蒸着による物理気相付着、もしくは、プラズマC VD等の化学気相付着によって行われる。フォトリソグ ラフィ処理は、フォトレジストの付着、マスク・パター ンを介した感光、現像によるレジスト・パターンの形 成、そして、レジストの剥離の各処理によって行われ

【0026】エッチング処理は、プラズマ・スパッタリ 40 ング、RIEスパッタリング等のドライエッチング、も しくは、エッチング液を使用したウェットエッチングに よって行われる。これらの処理は、各工程において好適 なものが選択される。とれらの処理は広く知られた技術 であり、詳細な説明を行わない。尚、下記に説明するT FT及び各配線の形成と同時に、外周領域32にショー トリング35が形成される。

【0027】以下に、アレイ基板上におけるダミー配線 の形成を、TFTの形成と対比して説明する。まず、図 5を参照して、ゲート線層の形成について説明する。ガ 50 ラス基板51上全面に、スパッタ法によって1000点 (6)

10

~5000A、好ましくは、2000AのA1層を堆積 する。次に、フォトレジストをAl層の全面に堆積し、 感光、現像処理を行い、フォトレジストのパターンを形 成する。このレジストを保護膜として、ウェットエッチ ングによってA1層をエッチングし、TFTのゲート電 極52、及び、ゲート線53を形成する。ゲート線53 の線幅は、およそ、10-30 µmである。その後、レ ジストを剥離して、ゲート線層の形成処理が終了する。 【0028】次に、図6を参照して説明する。まず、酸 化絶縁体層を形成する。酸化シリコン(SiQ)膜をブラ ズマCVDを用いて、基板上の全面に堆積する。TFT においては、酸化シリコン層はゲート絶縁層61として 機能する。信号線、もしくは、ダミー配線においては、 ゲート線53と信号線/ダミー線との間の絶縁体層66 として機能する。SiQ、膜は、役1500~6000Aの 厚さで堆積され、好ましくは、3500人の厚さを有す る。続いて、アモルファス・シリコン層を、プラズマC VDによって200~1000A、好ましくは、500 A堆積する。

リコン層(Sin.) 63をプラズマCVDによって堆積す る。エッチング保護膜は、下層の酸化膜のエッチングを 防止するために堆積される。フォトリソグラフィー処 理、及び、ウェットエッチング処理によって窒化物保護 膜63をパターン形成する。その後、オーミック層とし てのn+a-Si層をプラズマCVDで堆積する。a-Si層とn +a-Si層を同時にフォトリソグラフィー処理、及び、エ ッチング処理し、a-Si層62とn+a-Si層64のパター ンを形成する。a-Si層とn+a-Si層は、信号線及びダミ ー線における第1の層(Si層)67としても形成され る。信号線の線幅は、約5μmである。

【0030】次に、ITO層65、68を、基板全面に スパッタ法によって300-2000点、好ましくは、 400人の厚さで堆積する。フォトリソグラフィー処 理、及び、ドライエッチング処理によって、所定のバタ ーンを形成する(図7)。 ITO層は、画素電極71と して機能すると同時に、信号線及びダミー線の第2層7 2、73として形成される。ダミー線においては、各ゲ ート線53の間において、ITO層が分離されて形成さ れる。もちろん、信号線においては、ITO層は分離さ れておらず、1本の連続した配線として、形成される。 とのように、ITO層が分離されていても、下層のSi層 67が接続されているので、ダミー配線の容量は、信号 線と略同じ大きさとなっている。

【0031】A1層81、82を基板全面に、スパッタ法 によって1000-3000人の厚さで堆積する(図 8)。フォトリソグラフィー処理、及び、ウェットエッ チング処理によって、AI層をパターン形成する(図 9)。A1層は、ソース/ドレイン電極91、92として 形成される。又、信号線及びダミー線においては、それ 50 ましい。

らの最上層93、94としても形成される。ダミー線に おいては、AI層が各ゲート配線の間で分離された状態で パターン形成される。AI配線の間隔95は、約10μm である。A1層のウェットエッチング処理において、A1層 がエッチングされた後に、ITO層の分離部74を介して 露出しているSi層67もエッチングされ、断線される。 従って、AI層93、94がパターン形成された後では、 ダミー線は、各ゲート線53の間で電気的に断線された 状態になっている。

【0032】上記の配線パターンと同時に、外周領域に おけるショートリングが形成される。したがって、最上 層としてのAI層がパターン形成されて信号線が完成した 後は、各信号線とゲート線との間では、ショートリング が機能する。ショートリングが機能しはじめた後は、ゲ ート線と信号線との間での静電破壊による短絡は、ショ ートリングによって効果的に抑制される。

【0033】本実施形態においては、短絡配線であるダ ミー信号線が外周領域部に形成されているので、下層配 線であるゲート線と上層配線である信号線との間におけ 【0029】さらに、エッチング保護膜としての窒化シ 20 る、静電破壊による短絡を防止することが可能となる。 ダミー配線は、特定の工程の後に断線されるので、ダミ ー信号線が2本以上のゲート線と短絡した場合も、ゲー ト線間の短絡を起こさないようにすることができる。ダ ミー配線の断線を各ゲート配線の間で行うことにより、 いずれのゲート配線とダミー線が短絡しても、ゲート線 間の短絡を防止することができる。尚、ダミー配線は、 信号線とほぼ同様の容量、もしくは、それ以上を持つと とが好ましい。

> 【0034】本実施形態におては、信号線が完成される 30 ときにダミー配線が断線される。これは、信号線が完成 されると、外周領域におけるショートリングが、各信号 線とゲート線との間で機能するため、ショートリングに よって、配線間の絶縁破壊による短絡を防止することが できるからである。尚、このダミー配線の断線処理は、 ディスプレイとしての最終製品が完成する前までに行え ばよいので、信号線完成時に限定されるものではない。 ショートリングが存在しても、ダミー配線を有すること で、さらに短絡防止を確かなものとすることができる。 しかし、信号線の最上層のエッチ処理工程において断線 40 することにより、新たに処理工程を追加するとなく、断 線することができる。

【0035】尚、ダミー配線は3層に限らず、2層以下 もしくは、4層以上を有することも可能である。本実施 の形態においては、第2層のITO層を形成しないこと も可能である。しかし、信号線とゲート線との間より も、ダミー線とゲート線との間で絶縁破壊を起き易いよ うにするためには、ダミー配線が信号線とほぼ同様、も しくは、それ以上の容量を持つことが好ましい。従っ て、ダミー配線は、信号線と同じ組成を有するととが望

【0036】本実施の形態において、アルミニウム層を スパッタリングでエッチングする場合は、ITOを複数 の配線に分割して形成するのでなく、Alのエッチング と同時に、ITOとシリコンをエッチングして、ダミー 信号線を断線させることも可能である。この場合、IT O層は、シリコン層と同様に、1本の連続した配線とし て形成する。又、アルミニウム層をウェット・エッチン グする場合でも、そのエッチャントがAIと同時にITO をエッチングすることができれば、ITOは分割して形 通常のエッチャントでエッチングが可能である。尚、 I TO層がAI層の後に付着される場合は、ダミー信号線に ITO層を形成しなくともよい。これは、A1層が形成さ れた時点で、ダミー配線の十分な容量が確保されるから である。

【0037】本実施の形態においては、ITO層の後 に、ダミー線や信号線のAI層が付着される。しかし、 I TOが最後に付着される場合も可能である。この場合 は、AleSiをITOと同時にエッチングして、断線 させる。もちろん、A1層を複数の配線に分割して形成 20 にすることができる。 することを排除するものではない。又、本発明は、スタ ガ型のTFTに適用されることも可能である。

【0038】尚、トップゲート型のTFTにおいては、 絶縁層の上に形成される配線はゲート配線であるので、 上層配線は1層構造を有することが多い。上層配線とし てのゲート線とダミー信号線がAI層のみで形成される場 合は、ダミー信号線は、まず、1本の連続したAT配線と して形成される。その後、最終製品が完成する前に断線 される。例えば、TFTアレイの電気的検査が行われる 直前に断線される。この場合は、断線処理のために、追 30 度によって変化するが、約10μmである。 加の工程が必要とされる。ただし、本発明のダミー線 は、上層配線が複数層を有するの場合に特に有効なもの

【0039】実施の形態2.他の実施形態として、本発 明の短絡配線を、ゲート配線の引き出し線部に適用した 態様を説明する。ゲート配線の引き出し線部は、TFT アレイ配線におけるゲート配線が、外周領域においてド ライバ I Cに接続される部分の配線を言う。図10は、 TFTアレイ基板上の外周領域に形成された、ゲート配 線の引き出し部の概略を示す構成図である。図におい て、101はゲート配線の引き出し線、102はショー トリング、103シリコン配線である。ショートリング 102は、2つの図4のショートリングを直列接続した 構成になっている。

【0040】シリコン配線103は、信号線の形成にお いて説明したように、TFTのa-Si層とオーミック層と してのn+a-Si層で形成される。シリコン配線103は、 酸化シリコン層を介して、ゲート引き出し配線部101 と交差するように形成されている。シリコン配線の厚さ は、ダミー線のシリコン層と同様である。又、シリコン 50 【図面の簡単な説明】

配線の線幅は、およそ100~200μmである。10 4はショートリングが接続されているコモン周回線、1 05はパッド、106はゲート配線部である。ゲート配 線106とコモン周回線104は接続されていない。

【0041】ゲート引き出し配線部101は高密度に配 線が形成されるために、引き出し配線間での静電絶縁破 壊による短絡が起こり易い。引き出し配線間の間隔は約 20 μmであり、引き出し配線とシリコン配線との間の 間隔は、およそ3500点である。従って、隣接する引 成されていなくともよい。アモルファスITOは、AIの 10 き出し配線間で短絡せずに、引き出し配線と上層のシリ コン配線が静電破壊による短絡を起こす。短絡配線であ るシリコン配線を、絶縁層を介してゲート引き出し線の 上層に形成することによって、ゲート線間の短絡を防止 することができる。

> 【0042】シリコン配線は、実施の形態1におけるダ ミー信号線のシリコン層が断線されるのと同じ工程にお いて全て削除される。シリコン配線を全部削除すること によって、シリコン配線が下層の2本以上の引き出し線 と短絡した場合も、ゲート配線間の短絡が生じないよう

> 【0043】ゲート引き出し線が、下層ゲート線と絶縁 層の上の上層信号線とによって形成されることも可能で ある。この場合、下層配線と上層配線とはスルー・ホー ルを介して電気的に接続されている。とのような場合 は、短絡配線は、信号線と同様の組成を有するものとな り、Si下層、ITO中間層、そしてAI上層を有する。又、 短絡配線は全て削除されずに、一部が削除されて断線さ れたものとなる。短絡配線は、各ゲート引き出し配線の 間において断線される。分離部の幅は、引き出し線の密

【0044】上記2つの実施形態においては、金属層と してAIを用いたが、金属配線層としては、AIの他に、 Cr、Mo-Ta、Ta等を使用することができる。 又、ゲート絶縁膜や保護膜としては、酸化シリコンや窒 化シリコンを適宜に使用することが可能である。あるい は、スパッタ法によって堆積されたTa205を、絶縁膜と して利用することも可能である。本形態いおいては、半 導体としてa-Siを使用したが、ポリシリコンを利用し て、TFTや配線を形成することも、もちろん可能であ 40 る。

【0045】本発明の短絡配線は、アクティブ素子を有 するアレイ配線に限らず、単純マトリックス・タイプ等 の、アクティブ素子を有しない装置にも適用可能であ る。又、アクティブ素子としてTFTを例として説明し たが、本発明のダミー配線を、MIM等の他のアクティ ブ素子を有するアレイ配線に適用することもでいる。本 発明は、液晶表示装置に限らず、例えば、有機エレクト ロ・ルミネッセンス等の、他の表示装置にも適用可能で ある。

13

【図1】 従来の技術における、副画素部を示す概略構成図である。

【図2】 従来の技術における、TFTアレイ基板を示す概略構成図である。

【図3】 実施の形態1における、TFTアレイ基板を示す概略構成図である。

【図4】 実施の形態1における、ショーとリングを示す概略回路図である。

【図5】 実施の形態 1 における、TFTアレイ基板配線の形成方法を示す概略構成図である。

【図6】 実施の形態1における、TFTアレイ基板配線の形成方法を示す概略構成図である。

【図7】 実施の形態1における、TFTアレイ基板配線の形成方法を示す概略構成図である。

【図8】 実施の形態1における、TFTアレイ基板配線の形成方法を示す概略構成図である。

【図9】 実施の形態1における、TFTアレイ基板配線の形成方法を示す概略構成図である。


*【図10】 実施の形態2における、ゲート引き出し配 線部を示す概略構成図である。

【符号の説明】


11 TFT、12 ゲート電極、13 ゲート絶縁層、14アモルファス・シリコン (a-Si)層、15 オーミック層、16 ソース電極、17 ドレイン電極、18 画素電極、19 ゲート線、21 表示領域部、22 外周領域部、23 信号線、24 ゲート線、25 ショートリング、31 表示領域部、35 ショートリング、36 ダミー信号線、53 ゲート線、66 シリコン層、67酸化シリコン層、68 ITO層、71 画素電極、72、73 第2層、81、82 AI層、91、92 ソース/ドレイン電極、93、94 最上層、101 引き出し線、102 ショートリング、103 シリコン配線、104コモン周回線、105 パッド、106 ゲート配線部

【図1】


【図2】




【図4】



【図5】




Best Available Con



Best Available Copy

【図10】



フロントページの続き

(51)Int.Cl.'

識別記号

HO1L 29/786

HO1L 29/78

FΙ

6 1 2 C 623A

(72)発明者 飯寄 英保

神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内

Fターム(参考) 2H092 JA25 JA26 JA40 JA44 JA47

JB24 JB33 JB56 JB64 JB73

KA05 MA05 MA08 MA13 MA18

MA48 NA13 NA14 NA16

5C094 AA42 AA43 BA03 BA43 CA19

EA01 EA04 EA07 EB02 GB10

5F110 AA22 BB01 CC07 EE03 EE04

EE06 EE44 FF02 FF03 FF30

GG02 GG13 GG15 GG25 GG45

HK03 HK09 HK16 HK21 HK33 HK35 HM19 NN12 NN16 NN24

NN35 NN73 QQ01

5G435 AA17 BB12 CC09 CC12 GG12

KK05 KK09 KK10

Best Available Copy